Định nghĩa Backside Bus (BSB) là gì?
Backside Bus (BSB) là Backside Bus (BSB). Đây là nghĩa tiếng Việt của thuật ngữ Backside Bus (BSB) - một thuật ngữ thuộc nhóm Technology Terms - Công nghệ thông tin.
Độ phổ biến(Factor rating): 5/10
Một chiếc xe buýt phía sau (BSB) là một xe buýt nội bộ kết nối các đơn vị xử lý trung tâm vào bộ nhớ cache, như Level 2 (L2) và 3 (L3) Cache Level. CPU thường lưu trữ bộ nhớ trong bộ nhớ cache. Ở đây nó lưu trữ dữ liệu được sử dụng thường xuyên và cần phải được lấy ra kịp thời. Trước khi BSB, máy tính sử dụng hệ thống xe buýt duy nhất, đó là tắc nghẽn chậm hơn và thường tạo ra. Các BSB được cải thiện thông tin liên lạc CPU với bộ nhớ cache bằng cách giảm tín hiệu nói chung và loại bỏ các thủ tục dư thừa. Ngày nay, hầu hết các máy tính tích hợp L2 và bộ nhớ cache L3 vào CPU, làm cho BSB lỗi thời.
Xem thêm: Thuật ngữ công nghệ A-Z
Giải thích ý nghĩa
Có hai xe buýt nội bộ mà mang dữ liệu đến và fro từ CPU: xe buýt phía sau và FSB (FSB). Các truyền đi xe buýt phía sau dữ liệu giữa CPU và bộ nhớ cache thứ cấp, trong khi giao tiếp FSB giữa CPU và bộ nhớ. CPU cần để nhanh chóng truy cập bộ nhớ cache L2 khi cần thiết. Nếu bộ nhớ cache L2 không có thể nhanh chóng định vị và truyền đi, CPU sẽ ít hiệu quả. Bộ nhớ cache L2 nằm gần CPU nên nó có thể dễ dàng truy cập. Các cửa hàng bộ nhớ cache dữ liệu thứ cấp được lặp đi lặp lại sử dụng để nó có thể được truyền đi nhanh chóng để hỗ trợ CPU trong việc xử lý dữ liệu hiệu quả hơn. Thường thì BSB có một tốc độ đồng hồ gần tốc độ của bộ xử lý. FSB, mặt khác, là chậm hơn khoảng một nửa tốc độ xử lý. Trước khi một CPU đọc hoặc ghi dữ liệu vào bộ nhớ chính, đầu tiên nó kiểm tra các dữ liệu trong bộ nhớ cache để xem nếu có một bản sao. Nếu có một bản sao của dữ liệu, CPU kịp đọc hoặc ghi từ bộ nhớ cache, mà quyết liệt tăng tốc xử lý. Trong máy tính cũ, không có bộ nhớ cache L2 hoặc L3. Thay vào đó, xe buýt phía sau truy cập bộ nhớ cache bên ngoài, mà là chậm, nhưng vẫn nhanh hơn nhiều so với sử dụng RAM thông qua FSB. Một hệ thống sử dụng cả xe buýt được gọi là kiến trúc dual-xe buýt hoặc xe buýt độc lập (DIB) kiến trúc kép. Một máy tính có kiến trúc DIB có một xe buýt kết nối với bộ nhớ chính và xe buýt khác kết nối với bộ nhớ cache L2. Các kiến trúc dual-xe buýt giới thiệu nhiều mẫu mã mới. Ngày nay, hầu hết các máy tính đã tích hợp bộ nhớ cache L2 và L3 trên CPU, mà đã làm cho BSB lỗi thời.
What is the Backside Bus (BSB)? - Definition
A backside bus (BSB) is an internal bus that connects the central processing unit to the cache memory, such as Level 2 (L2) and Level 3 (L3) cache. The CPU often stores memory in the cache. Here it stores data that is frequently used and needs to be promptly retrieved. Prior to the BSB, computers used the single bus system, which was much slower and often created bottlenecks. The BSB improved CPU communication with cache memory by reducing general signals and eliminating excess procedures. Today, most PCs integrate L2 and L3 cache into the CPU, making BSB obsolete.
Understanding the Backside Bus (BSB)
There are two internal buses that carry data to and fro from the CPU: the backside bus and the frontside bus (FSB). The backside bus transmits data between the CPU and the secondary cache, while the frontside bus communicates between the CPU and the memory. The CPU needs to quickly access L2 cache when needed. If L2 cache memory cannot be quickly located and transmitted, the CPU will be less efficient. The L2 cache is located near the CPU so it can be easily accessed. The secondary cache stores data that is repeatedly used so that it can be swiftly transmitted to assist the CPU in processing data more efficiently. Often the BSB has a clock speed near the speed of a processor. The FSB, on the other hand, is much slower at around half the processor speed. Before a CPU reads or writes data to the main memory, it first examines the data in cache to see if there is a copy. If there is a copy of the data, the CPU promptly reads or writes from the cache, which drastically speeds up processing. In older PCs, there was no L2 or L3 cache. Instead, the backside bus accessed cache externally, which was slow, but still much faster than using RAM through the FSB. A system that uses both buses is called a dual-bus architecture or dual independent bus (DIB) architecture. A computer that has DIB architecture has one bus that connects to the main memory and another bus that connects to the L2 cache. The dual-bus architecture introduced many new designs. Today, most PCs have integrated L2 and L3 cache on the CPU, which has made the BSB obsolete.
Thuật ngữ liên quan
- Frontside Bus (FSB)
- Bus
- Cache Memory
- Level 3 Cache (L3 Cache)
- Cache
- Random Access Memory (RAM)
- Clock Speed
- Central Processing Unit (CPU)
- Semiconductor
- Massively Parallel Processing (MPP)
Source: Backside Bus (BSB) là gì? Technology Dictionary - Filegi - Techtopedia - Techterm