Định nghĩa Static Verification là gì?
Static Verification là Tĩnh xác nhận. Đây là nghĩa tiếng Việt của thuật ngữ Static Verification - một thuật ngữ thuộc nhóm Technology Terms - Công nghệ thông tin.
Độ phổ biến(Factor rating): 5/10
Xác minh tĩnh là một phân tích về mã máy tính để đảm bảo rằng thông lệ mã hóa tiêu chuẩn đã được tôn trọng mà không cần phải chạy chương trình. Một phân tích được thực hiện trên một số phiên bản của mã nguồn và cung cấp một cách cho các lập trình để gỡ lỗi mã mới và phát hiện lỗi tiềm ẩn trong mã biên dịch.
Xem thêm: Thuật ngữ công nghệ A-Z
Giải thích ý nghĩa
Xác minh tĩnh được sử dụng rộng rãi trong các phần mềm cho các hệ thống máy tính an toàn quan trọng. Các công nghệ chính được sử dụng trong xác minh tĩnh là tĩnh phân tích thời gian và kiểm tra tính tương đương. Thời gian và chức năng xác minh trong một dòng chảy xác minh tĩnh được tách ra và chạy song song. phân tích thời gian tĩnh cung cấp kiểm tra thời gian, trong khi tương đương kiểm tra thẩm tra sự tương đương chức năng của hai phiên bản của cùng một mạch như quy mô thiết kế thông qua các biến đổi khác nhau như quét chuỗi sắp xếp lại, định tuyến và vị trí. Một vài kỹ thuật thực hiện xác minh tĩnh phân tích, kiểm tra mô hình, giải thích trừu tượng và sử dụng khẳng định dòng chảy dữ liệu. Công cụ thường được sử dụng để xác minh tĩnh bao gồm Sonar, Yasca, Sao chép / dán dò, StyleCop, FxCop, BLAST, Clang, Lint và Checkstyle.
What is the Static Verification? - Definition
Static verification is an analysis of computer code to ensure that standard coding practices have been adhered to without having to run the program. An analysis is performed on some versions of the source code and provides a way for programmers to debug new code and detect potential errors in compiled code.
Understanding the Static Verification
Static verification is widely used in software for safety-critical computer systems. The key technologies used in static verification are static timing analysis and equivalence checking. Timing and functional verification in a static verification flow are separated and run in parallel. Static timing analysis provides timing checks, while equivalence checking verifies the functional equivalence of two versions of the same circuit as design scales through different transformations such as scan chain reordering, routing and placement. A few implementation techniques of static verification are data flow analysis, model checking, abstraction interpretation and assertion usage. Tools generally used for static verification include Sonar, Yasca, Copy/paste detector, Stylecop, FxCop, BLAST, Clang, Lint and Checkstyle.
Thuật ngữ liên quan
- Static Timing Analysis
- Source Code
- Coding
- Scan Chain Reordering
- Abstraction
- Software Metric
- FxCop
- Static
- Convention Over Configuration
- Personal Computer (PC)
Source: Static Verification là gì? Technology Dictionary - Filegi - Techtopedia - Techterm